| 2 Input NAND Gate
½Éº¼ ¸¸µé±â |
|
1) »õ ½Éº¼ ÀÛ¾÷ â ¿±â |
»õ·Î¿î ½Éº¼µðÀÚÀÌ³Ê ÀÛ¾÷ âÀ» »ý¼ºÇÕ´Ï´Ù. »õ·Î¿î ÀÛ¾÷ âÀº 3
°¡Áö ¹æ¹ýÀ¸·Î »ý¼ºÇÒ ¼ö ÀÖ½À´Ï´Ù. |
 |
|
2) ±×·¡ÇÈ µ¥ÀÌÅÍ ÀÛ¼º |
½Éº¼ÀÇ ¸öÅë ºÎºÐÀÎ ±×·¡ÇÈ µ¥ÀÌÅ͸¦ ±×¸³´Ï´Ù. »ç¿ëÀÚ´Â ¾Ë¸ÂÀº °ªÀÇ
±×¸®µå(Grid)¿Í ½º³Ü(Snap)°ªÀ¸·Î Á¶Á¤ÇÒ Çʿ䰡 ÀÖ½À´Ï´Ù. ¶ÇÇÑ, ¼¼¹ÐÇÑ ±×·¡ÇÈ ÁÂÇ¥¸¦ À§Çؼ
¸¶¿ì½º Ä¿¼¸¦ Űº¸µåÀÇ ¹æÇâŰ·Î À̵¿½Ãų ¼ö ÀÖ´Ù´Â °ÍÀ» Âü°í ÇϽʽÿÀ. |
 |
|
3) ÇÉ µ¥ÀÌÅÍ ÀÔ·Â |
½Éº¼ÀÇ Àü±âÀûÀÎ ¿¬°áÀç·áÀÎ ÇÉÀ» ÀÔ·ÂÇÕ´Ï´Ù. ȸ·Îµµ »ó¿¡¼ Á÷Á¢
º¸ÀÌ´Â Çɰú ¼û°ÜÁú ÇÉÀÌ ÀÖ½À´Ï´Ù. ƯÈ÷, Àü¿ø ÇÉ °°ÀÌ ¼û°ÜÁ®¾ß ÇÒ ÇÉÀÌ ÀÖ½À´Ï´Ù. ¼û°ÜÁö´Â ÇÉÀÇ
ÇÉ À̸§ÀÇ ÀÔ·ÂÀÌ È¸·Îµµ¿¡¼ »ç¿ëµÉ Àü¿ø(Power)ÀÇ ½Ã±×³¯À̸§(Netname)À̶ó´Â °ÍÀ»
±â¾ïÇϽñ⠹ٶø´Ï´Ù. |
 |
|
4) Ư¼º¹®ÀÚ ÀÔ·Â |
½Éº¼ÀÇ Àü±âÀû ȤÀº ºñÀü±âÀûÀΠƯ¡À» ÀÔ·ÂÇÕ´Ï´Ù. ÀÌÁß¿¡¼
{Reference}, {Value}, {PCB} ´Â ¹Ýµå½Ã ÀÔ·ÂÇÏ½Ã±â ¹Ù¶ó¶ø´Ï´Ù. ƯÈ÷, {PCB}
´Â Visible À» Check Off ÇÏ¿© ÃßÈÄ È¸·Îµµ¿¡¼ »ç¿ëÇÒ ¶§ º¸ÀÌÁö ¾Ê°Ô ÇÏ´Â °Íµµ ÀØÁö
¸¶½Ã±â ¹Ù¶ø´Ï´Ù. |
 |
|
5) ÀúÀå |
»õ·Î¿î ½Éº¼ ÆÄÀÏÀ» ¸¸µé°Å³ª ȤÀº ±âÁ¸ÀÇ ½Éº¼ÆÄÀÏ¿¡ ÀÛ¾÷ÇÑ
½Éº¼µ¥ÀÌÅ͸¦ ¾Ë¸ÂÀº À̸§À¸·Î ÀúÀåÇÒ ¼ö ÀÖ½À´Ï´Ù. |
 |
|
### Àüü ÀÛ¾÷ µ¿¿µ»ó ### |
¾ÕÀÇ 1 ~ 5 ¹ø±îÁöÀÇ ÀÛ¾÷À» ¿¬¼ÓÀûÀ¸·Î ±â·ÏÇÑ µ¿¿µ»ó ÀÔ´Ï´Ù. |
 |
|
»õ·Î ¸¸µç 2 Input NAND Gate ½Éº¼ÀÇ ½ºÅ©¸° ¼¦ |